JP 6-325599 No English Abstract Available

DIALOG(R) File 347: JAPIO (c) 2001 JPO & JAPIO. All rts. reserv.

DATA TRANSMISSION CIRCUIT

PUB. NO.: 06-325599 JP 6325599 A]
PUBLISHED: November 25, 1994 (19941125
INVENTOR(s): SANNMO SO November 25, 1994 (19941125)

APPLICANT(s): SAMSUNG ELECTRON CO LTD [488957] (A Non-Japanese Company or

Corporation), KR (Korea) Republic of

APPL. NO.: 05-250928 [JP 93250928]

September 14, 1993 (19930914) FILED:

8605286 [KR 865286], KR (Korea) Republic of, June 30, 1986 PRIORITY:

(19860630)

[5] G11C-029/00; G11C-011/409 INTL CLASS:

JAPIO CLASS: 45.2 (INFORMATION PROCESSING -- Memory Units); 42.2

(ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

(19)日本国**特許**庁(JP)

(12) 公 關 特 許 公 報 (A)

(11) 特許出意公則容号

特開平6-325599

(43)公閉日 平成6年(1994)11月25日

(51) Int.CL⁵

趋别配号 **庁内臺理番号** FΙ

技符表示管所

G11C 29/00 11/409 3 0 3 B 6866-5L

G11C 11/34

354 A

発明の録1 FD (全 6 頁) 容在初求 有

(21) 出图 经号

特欧平5-250928

(62)分割の表示

特度昭62-159934の分割

(22)出団日

昭和62年(1987) 6 月29日

(31) 似先似主弘 3号 1986 P 5286

(32) 優先日

1986年6月30日

(33) 優先紅主張田

韓国(KR)

(71)出風人 591013931

サムサン エレクトロニクス シーオ

ー., エルティーディー

大仰民国 キョンギード スウォンーシテ

ィ クウォンスンーグ メタンードン

416

(72) 発明者 サンーモ ソ

大粒民国 ソウル トポンーグ ポンード

ン 466-10


(74)代现人 弁理士 高月 社

(54) 【発明の名称】 データ伝送国路

(57) 【夏初】

【目的】 データ入力パッファが駆励しなければならない 負荷を低いできるようなデータ伝送回路を提供する。

【均成】データ入力パッファから入力は11、12に送 られる相心的2造信号対DINは伝送トランジスタ M: 、M: を温じて中粒線31、32に伝送され、出力 規模類トランジスタM/、Minのゲートに印加される。 この出力懲狡粒トランジスタのドレインには出力碌1 3、14が投稿されている。伝送間何四号 Фтот が伝送 を示すときには伝送トランジスタがONとなり、中級額 31、32を按地する中総燈接地トランジスタM4、M ,及び出力は13、14を充収する出力はプルアップト ランジスタMis、MirはOFFとなる。一方、伝送制御 信号 Φνοτ が伝送を示さないときには伝送トランジスタ がOFFとなり、中穏復接塩トランジスタ及び出力億プ ルアップトランジスタはONとなる.



(2)

【特許記求の印田】

【韵求項1】 相納的2追留号対を中継するデータ伝送 回路であって、

前記2遺信号対を受ける人力原対と、第1専買形の伝送 トランジスタ対と、中位領対と、第1時間形の中位開棄 地トランジスタ対と、出力均対と、第1部Q形の出力線 **換地トランジスタ対と、第2章①形の出力粒プルアップ** トランジスタ対と、伝送部切留号反仮器と、接地切と、 到河泊とを切え、

伝送トランジスタのチャネルは、対応する入力穏と中心 10 急との間にそれぞれ整位され、中位口は、対応する中心 **均投版トランジスタのドレイン及び出力急投塩トランジ** スタのゲートにそれぞれ接陰され、出力穏は、対応する 出力却接地トランジスタのドレイン及び出力はブルアッ プトランジスタのドレインにそれぞれ接続され、伝送局 御信号反復圏の出力却子は、伝送トランジスタ対の各ゲ ート及び出力はプルアップトランジスタ対の各ゲートに 推挽され、伝送制行信号反反因の入力増子は、伝送制行 信号を受けると共に中心負担地トランジスタ対の各ゲー トに接続され、接地迫は、中洋口拉地トランジスタ対の 20 各ソース及び出力微密地トランジスタ対の各ソースに投 放され、配額貸は、出力熱プルアップトランジスタ対の 各ソースに接続されるようになっており、そして、

伝送四句個号が伝送を示す状況のときには、伝送トラン ジスタ対が環境状態になると共に、中穏環接地トランジ スタ対及び出力位プルアップトランジスタ対が非導型状 雄となり、一方、伝送制御侶号が伝送を示さない状態の ときには、伝送トランジスタ対が非特面状態になると共 に、中位億接塩トランジスタ対及び出力熱ブルアップト ランジスタ対が印題状態となることを特徴とするデータ 30 伝送回路。

【兇明の辞ばな説明】

[0001]

【商以上の利用分野】本発明は半将体メモリ装配におけ るデータ伝送回路に関するもので、特にCMOSダイナ ミックRAM (以下DRAMと称する) のデータ入力パ ッファから人出力バスにデータを伝送する回路に関する ものである。

100021

【従来の技術】従來技術のCMOS DRAMにおいて 40 は、データの叙み込み時、TTL(トランジスタトラン ジスタロジック)

治型レベルのデータ信号をCMOS首 理レベルのデータ信号に変換するデータ入力パッファを 内意しており、上記のデータ入力パッファから出力する データが、データパスと入出力(I/O)パスを通じ、 センス均隔器を通じて行アドレスにより指定された所定 のメモリセルに配位されるようになっていた。

[0003] したがって、通常のDRAMにおいては上 記のデータ入力バッファから出力するデータを、データ パスと入出カパスとを通じてメモリセルアレイに伝送し 50 メモリ装置を製造した時そのテストをすることにおいて

なければならないことになっていた。

【0004】しかし、高倍度DRAM、例えば1メガD RAMの切合、上配のデータバスの寄生容型は大凡1. 5 P Fであり、入出力パスの寄生容量は3~4 P F 慰度 であるので、データ入力パッファはこの存生容量をみな 負荷として回路しなければならない負担があるわけであ る.

【0005】即ち、従来のデータ伝送回路は図4に図示 した如き柗成をしていた。データ入力パッファ10を沿 じて記込まれたデータはデータパス11及び12に出力 され、伝送ゲート1及び2がゲート16に入力する同様 クロックによりON状態になることにより、上記のデー タパス11及び12にあったデータが各々入出力パス1 3及び14に伝送され、入出力ゲート40に入力され る。この入出力ゲート40から列アドレス倡导をゲート ライン41に入力してMOSトランジスタ43及び44 が取扱され、センスアンプ50を置じて、行アドレス保 号をロウアドレスライン64又は65に入力して、ビッ トライン60又は61上のデータをメモリセル62又は 63に記憶させてきた。

【0006】そして、データ母き込みの前又は完了役に 上記の一対の人出力パス13及び14に接収された等化 回路20を通じて上記の入出力パス13及び14を与化 させる。さらに、入出力センスアンプ30は上紀のメモ リセル62又は63に配位されたデータを絞んで、図示 されていない出力データパッファに堪信出力するための もので、メモリセルからデータを貸む時のみ頃作する。

[0007] したがって、従來のデータ伝送回路はデー タ入力パッファ 1 0から出力するデータをメモリセル 6 2又は63に必ぎ込むため、各データパス11及び12 と各入出力パス13及び14の衍生容量をみな負荷とし て口頭しなければならないのであった。それ故、データ 入力パッファ10の出力匂にあるトランジスタは、上紀 の寄生容量をみな充電するために、トランジスタの大き さが大変大きくなければならないし、且つ伝送遠度もお そく、その口力額Qも多いという同口点があった。

【0008】上配の寄生容量の中で、最も大きな容量に なる入出カパスの容全審員を試らすための従来の方法と しては、メモリの與和亞が高く成る雹多数のメモリセル にて協成された多弦圏のプロックに分口することであっ た。従って、分口されたプロックの気だけ入出カバスの 対が均加することになり、これによりデータバスから入 出力パスにデータを伝送してやる伝送ゲートの敬も境加 するようになる。しかし、データを読み込む費を込みサ イクルにおいては、いくら多くのブロックに分割されて 入出力パスの対が多くなるとしても、その中の一対の入 出力パスだけが辺択されてメモリセルにデータを書き込 むので問題はない。

【0009】しかし、メモリ客団が均加すればする程、

--890--

(3)

多くの同國がある。即ち、すべてのメモリセルにデータを含さ込み、飲み出すことによるテスト時間が非常に増加されるようになるため、無和取が高くなる程この問題は誘致になる。従って、より返いテストをするためには多くのピットのデーター取に成み、むかなければならないが、この場合以み込むピットの致だけの入出力パスがデータ入力パッファと登録されてデータ入力パッファの負担が増加するようになる。結局、データ入力パッファの出力網のトランジスタの大きさを、増加した客員だけ大きくしなければならなくなり、前述の如くチップの10大きさが増加するという同国点がある。

$[0\ 0\ 1\ 0]$

【発明が探決しようとする関題】したがって、本発明の目的はデータ入力パッファが通常の心き込みサイクルにおいて必要な区の能力だけでも、テストの時、入出力パスを十分に図例することが出来る回路を提供することにある。本知明の色の目的はデータ入力パッファが区別しなければならない負荷を減らすことができる回路を提供することにある。

[0 0 1 1]

【原題を保決するための手段】上記の目的を迎成するた めに本発明では、相心的2辺信号対を中心するデータ伝 送回路について、貸配2遊信号対を受ける入力貸対と、 第1 均口形の伝送トランジスタ対と、中間段対と、第1 即は形の中雄位接地トランジスタ対と、出力環対と、第 1 粋気形の出力急掠位トランジスタ対と、第2 草口形の 出力急プルアップトランジスタ対と、伝送嗣御俗号反伝 器と、接換線と、電流憩とを備えるようにし、伝送トラ ンジスタのチャネルは、対応する入力的と中心口との問 にそれぞれ接触し、中心想は、対応する中心的技術トラ 30 ンジスタのドレイン及び出力額設地トランジスタのゲー トにそれぞれ投焼し、出力恐は、対応する出力懲殺粒ト ランジスタのドレイン及び出力憩プルアップトランジス タのドレインにそれぞれ投獄し、伝送制御信号反伝器の 出力如子は、伝送トランジスタ対の各ゲート及び出力は ブルアップトランジスタ対の各ゲートに按照し、伝送料 御信号反伝器の人力配子は、伝送関切信号を受けると共 に中心は拉地トランジスタ対の各ゲートに投放し、拉地 想は、中穏恐疫境トランジスタ対の各ソース及び出力穏 接地トランジスタ対の各ソースに接続し、貸額以は、出 40 カロブルアップトランジスタ対の各ソースに按定するよ うにし、そして、伝送的印信号が伝送を示す状態のとき には、伝送トランジスタ対が抑囲状態になると共に、中 総急拉地トランジスタ対及び出力やプルアップトランジ スタ対が非導面状質となり、一方、伝送側に同号が伝送 を示さない状態のときには、伝送トランジスタ対が非符 通状范になると共に、中心心接地トランジスタ対及び出 力はブルアップトランジスタ対が導通状盤となるように することを特徴としている。

[0 0 1 2]

【安応例】以下、本発明を添付図画を参照して辞郷に脱明する。

【0013】図1は本発明に係るデータ伝送回路のプロック図で、図山中のデータ入力パッファ10と入出力ゲート40と入出力センスアンプ30は各々図4の従来の回路と同一なもので、それらに対しては同一符号を使用しており、各データパス11、12及び各入出力パス13、14も各々図4の従来と同一符号を使用し、回位する説明は省算する。

【0014】本発明は、データ入力パッファ10の出力 ラインであるデータパス11によって投煙され、登ざ込 み校出の伝送クロックパー φτατ の反伝パルス φτατ を 入力とする第1トランスミッションゲート´100と、ゲ ート600から出力する上配のクロックパー фтэт と反 伝されたクロックφουτ を入力すると共に、データ入力 パッファ10とデータパス12により接換される第2ト ランスミッションゲート200と、上配の第1トランス ミッションゲート100とライン31を介して扱ぬさ れ、上記のパルスパーಠ፣»፣ を入力しており、出力ライ ンが入出カバス13と接口される第1入出カバスプルア ップ及びダウン回路300と、上配の第2トランスミッ ションゲート200とライン32を介して投口され、上 記のパルスパー φrer を入力し、出力ラインが入出力パ ス14と拉拉される第2入出力パスプルアップ及びダウ ン回路400と、入出力パス13及び14の両端に極致 され、入出力パス等化クロックパーφ፣φ፣φ及び上配のク ロックφτρτ を入力する入出力パス存化及びプルアップ 回路500、及び上配のクロックパー φτη を反伝する インパータ600とで協成される。

り 【0015】 データ入力パッファ10からデータが出力 する前にクロックパーゆior を入力する第1及び記2入 出力パスプルアップ及びダウン回路300、400はラ イン31及び32を各々プルダウンして"ロウ"状質に すると共に、クロックゆiorに依って入出力パス等化及 びプルアップ回路500は入出力パス13及び14を共 に"ハイ"状境にプルアップする。

[0016] そして、データ人力バッファ10からデータが出力すると、第1及び第2トランスミッションゲート100、200はクロックφ*** によってデータバス11及び12上のデータを各々ライン31及び32に出力し、第1及び第2入出力パスプルアップ及びダウン回路300、400は上配のライン31及び32上のデータを上配のクロックパーφ*** の制御のもとに反応して入出力パス13及び14に各々出力する。

【0017】したがって、例えばライン31上のデータが"ハイ"状態であれば上記の"ハイ"状態であるライン31に対応する入出カパス13は"ロウ"状態になり、この状態は入出カパスプルアップ及びダウン国路300から帰還され、上記の"ハイ"状態のライン31を"ハイ"状態にプルアップして上配のライン31上のデ

50 --891--

_ [__

5

ータである"ハイ" 状況を保持するようにする。

【0018】又、上記の第1及び第2入出力ブルアップ 及びダウン回路300、400は俯仰クロックパーや 117 と共にデータパス11及び12と入出力パス13及 び14を完全に分段団作するようにする。入出カバス1 3及び14上のデータが入出力ゲート40を通じて設ま れたのち、入出力パス等化クロックパーも1918により入 出力パス13と14とは入出力パスな化及びプルアップ 回路 500によって各々 "ハイ" 状境にプリチャージさ ns.

【0019】 図2は本発明に依る図1のプロック図の具 体的回路図を示した図面で、データパス11及び12と 入出カパス13及び14は図1のデータ入力パッファ1 0と入出力ゲート40及び入出力センスアンプ30に各 々投放される。

[0020] 図面の中でM:、M:、M:、M:、M:、. Mo、Mizは各々NチャネルMOSトランジスタであ り、Ma 、Ms 、Ms 、Ma 、M10、M11及びM13~M 」、は各々PチャネルMOSトランジスタであり、 Vooは **煮漬供給気圧であり、そのほかの符号は図1のものと同** 一である。

[0021] 図3のA~Hは、本発明に係る具体的回路 図である園2の各部分の波形図を示した図面で、図3の A及びBはデータ入力パッファ10からデータパス11 及び12に各々出力するデータパーDIN及びDINの 波形図であり、図3のC及びDはむを込み貸出の伝送ク ロックパーφェュェ 及び入出力パス等化クロックパーφ 1010のタイミング図であり、図3のE及びFは各々第1 及び第2トランスミッションゲート100及び200の 出力波形図であり、図3のG及びHは各々入出力パス1 30 3及び14の紋形図である。

【0 0 2 2】以下、國2の作頭関係を図3の波形図を修 服して辞聞に説明する。

[0 0 2 3] 先ず、データが入力する前(図3の時間 t 1 以前) に含き込み位出の伝送クロックパー Фтот と入 出力パス等化クロックバーφιοιαとはみな"ハイ"状態 で、第1及び第2人出力パスブルアップ及びダウン回路 300、400を得成するブルダウントランジスタMc 及びM。が各々ON状態になることによりライン31及 び3 2はみな "ロウ" 状況にブルダウンされる。

【0024】又、上配のクロックパーゆ*** をインパー タ600が反伝したクロック めいたが、入出カバス祭化 及びプルアップ回路500を构成するPチャネルMOS トランジスタMia及びMinをONさせて、入出力パス1 3及び14をみな"ハイ"状態にプルアップさせること によりプリチャージする。

【0 0 2 5】時間 t 1 以後のデータパス1 1 及び1 2 に、相互に反弦関係になるデータパーDIN及びDIN が図3のA及びBに図示した如く各々"ロウ"と"ハ イ"として示されると仮定する。時間t,から上記のク 50 との間に入出力パスプルアップ及びダウン回路を設ける

ロックパー φτοτ が図3のCの如く "ロウ" 状態になる と、上紀のクロックパーゆい のインパータ600を涵 じた反伝クロック φτος により、第1及び第2トランス ミッションゲート100枚び200を闪成するNチャネ ルMOSトランジスタMi 及びMi がON状態になるの で、ライン31及び32は各々"ロウ"と"ハイ"状協 となり、PチャネルMOSトランジスタMioとMirとは OFFされる。そして、上記のライン31上の"ロウ" 状態のデータ信号は、第1入出力パスプルアップ及びダ 10 ウン回路300を切成するPチャネルMOSトランジス タM。のゲートとNチャネルMOSトランジスタM: の ゲートに各々入力し、ライン32上の"ハイ"状間のデ ータ信号は、第2人出力パスプルアップ及びダウン回路 400を桁成するPチャネルMOSトランジスタM:1の ゲートとNチャネルMOSトランジスタMロのゲートに 各々人力する。

【0026】したがってクロック фил (ロウ状態) と ライン31上の"ロウ"状況のデータ配号によりPチャ ネルMOSトランシスタM。及びM。がみな専遊(Mr 20 はOFF状図)して入出力パス13は電流供給電圧Vn に充包されるし、"ハイ"状態になり、且つこの状態の 帰避に依りPチャネルMOSトランジスタM。 はOFF 状態になるので入出力パス13はVas (ハイ状態) に充 口される。

【0027】一方、ライン32のデータは"ハイ"状図 であるのでNチャネルMOSトランジスタMュュがON状 娘になり、入出カパス14上に充口されていたVooの口 圧は、上記のNチャネルMOSトランジスタMcaのドレ インとソースを避じ接塩倒に放口されて上記の入出力パ ス14は "ロウ" 状境になる。この状質はPチャネルM OSトランジスタM」のゲートに常行されてトランジス タM。 がON状況になり、ライン32を口口供給口圧V 🕠 (ハイ状逸) にして入出カパス14を完全に"ロウ" 状態にする。

[0028] それ故、上記の入出カパス13及び14の データは図1の入出力ゲート40を通じメモリアレイに 人力される。

【0029】 その役時間 t: になると入出力パス等化ク ロックパー 41010が "ロウ"状態になるのでアチャネル 40 MOSトランジスタMis、Mis、Misとが各々認過にな って、上記の入出カバス13と14とをみなVnnの電圧 に充紀すると同時に、クロックパーфャッス の"ハイ"状 諡によるインパータ600の出力によりPチャネルM〇 SトランジスタMic及びMirが導面されて上間の入出力 パス13及び14は急速度に"ハイ"状態に充電され

[0030]

【発明の効果】以上述べてきた如く、卒発明に係るデー 夕伝送回路は、入出カバスとトランスミッションゲート

The state of the s

ことにより、データパスの寄生容量のみがデータ入力パ ッファの負荷となるので、データ入力パッファのトラン ジスタの大きさを辿らすことができるばかりでなく、ト ランスミッションゲートとライン31又は32の寄生容 量だけを充立する電流を流すことになるので、従来のト

ランスミッションゲートの大きさより1/5位の十分に 小さな大きさに設計することができるという効果を有す るものである。

【図面の簡単な説明】

【図1】 本発明に係るデータ伝送回路を示すプロック 10 均トランジスタ)

【図2】本発明の契節例を示す回路図。

[図3] 図2に示す回路の作場状況を示す波形図。

【図4】従来のデータ伝送回路を示す回路図。

【符号の説明】

11、12 データパス (入力億)

13、14 入山カパス(山カ原)

31、32 第1、第2ライン (中紅塩)

Mi 、Mi ドチャネルMOSトランジスタ(伝送トラ ンジスタ)

Me、Me パチャネルMOSトランジスタ(中草線接 塩トランジスタ)


Mr、Miz NチャネルMOSトランジスタ(出力環投

 M_{16} 、 M_{17} PチャネルMOSトランジスタ(出力ねプ ルアップトランジスタ)


V. CI蓝供馆包E (包酒CI)

фva: 伝送クロック (伝送閉仰信号)

[图2]




【图4】



(6)

特別平6-325599

図1]





- A member of the Reed Elsevier ple group

REEDFAX Document Delivery System
275 Gibraltar Road • Horsham, PA 19044 • USA
Voice 1.800.422.1337 or 1.215.441.4768
FAX 1.800.421.5585 or 1.215.441.5463

Our services include:

- U.S. Patents from #1 to current week of issue
- Design and Plant Patents
- · Reissue Patents and Re-exam Certificates
- U.S., EP and Canadian File Histories/Wrappers
- Non-US Patents including European and World
- · Trademarks and Trademark File Histories
- An Automated System that operates in 15 min.
 24 hrs./day, 365 days/yr.
- Dedicated Customer Service Staff

TO REPORT TROUBLE WITH THIS TRANSMISSION or for REEDFAX CUSTOMER SERVICE, CALL 1.800.422.1337. ONCE CONNECTED, IMMEDIATELY PRESS *0° (ZERO) FOR OPERATOR.

TO: Gina Uphus		FAX Number: 6123393061	
Earoiem Bahani		Order Number: 287438	
Foreign Patent Company Number:	3074	Older Identification 200	
Account Number:	848034	Retrieved by:	
Client Reference:	303.623US5		
V.1011, 110.0.0.0.		Assembled by:	
Date:	3/22/2001		
		Shipped by:	
Control Number:	24268		
Patent Number:	JP 6060658		
Pages:	13		
REEDFAX Code:	FP-Fax-High-	-Lib!+	
Request Number:	1		
CHARGES FOR THIS	PATENT:	Discount D5	
Basic Charge: \$	16.15		ook
Extra Pages: \$	0.00	Charges listed are for informational purposes only	
Special Serv: \$	7.41	and do not include applicable tax, other adjustment of the control	i Gi I IIG
Surcharge: \$	0.00	or shipping charges.	
Total: \$	23.56	**** < THIS IS NOT A BILL > *****	

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出遊公則番号

(43)公問日 平成6年(1994)3月4日

(51) Int.Cl.⁶

以附配号

庁内亞型登号

FΙ

技协表示位所

G11C 11/409

6741-5L

G11C 11/34

354 A

各在口求 未口求 前求項の致3(全13頁)

(21) 出頭番号 (22) 出頭日

特[3平4-208273

平成4年(1992)8月4日

(71)出国人 000005223

神奈川県川崎市中原区上小田中1015番地

(71)出原人 000237617

台上のヴィエルエスアイ株式会社

受知思亞日井市口口寺可2丁目18445-2

(72)発明者 山本 冷史

党知见每日井市高广寺叮2丁目1844番2

宮土辺ヴィエルエスアイ株式会社内

(72) 発明者 永井 口沿

公知以帝日井市公武寺可2丁目1844番2

古士

立

ヴィエルエスアイ

株式会社内

(74)代型人 弁型士 風田 悔宜

最均質になく


(54) 【発明の名称】 半郡体配位装配

(57) 【逐构】

【目的】 本発明は半心体配位幾日のデータバスの位位を リセットするDC~LOAD回路と、同DC~LOAD 回路を制御する制御回路を形成するために見する回路面 和を創小することを目的とする。

【協成】ライトアンプ14は、データパスDB、パーDBに校認されるトランジスタTpu、Tpdと、登き込み若しくは説出しモードを設定する二位信号である例御信号の3と、同じく二値信号である登を込みデータDとに基づいて各トランジスタTpu、Tpdを図別する問取回路部16とから協成され、始取回路部16は認出しモードを設定する制御信号の3に基づいてトランジスタTpuをオンさせると同時にトランジスタTpdをオフさせてデータパスの配位を同一配位にリセットし、登き込みモードを設定する制御信号の3と容き込みデータDとに基づいて各トランジスタTpu、Tpdからデータパスに相仰信号を出力させるように動作する。

太双列のほむほ列目



【特許記录の位四】

【蔚求項1】 データパス (DB, パーDB) にライト アンブ(14)を接続し、登き込みモード時には前配ラ イトアンプ(14)から出力される相相信号に基づい て、辺択された配管セルにセル情報をむき込み、説出し モード時には脱出し頭作に先立ってデータパス(DB、 パーDB)を同一配位にリセットする半現体配位装置で あって、

前記ライトアンプ(14)は、前記データパス(DB, バーDB) にそれぞれ技能されるブルアップ用トランジ 10 スタ (Tpu) 及びプルダウントランジスタ (Tpd) と、 **むき込みモード若しくは説出しモードのいずれかを設定** する二位信号であるは何信号(63)と、同じく二値信 号であるひき込みデータ(D)とに基づいて前配各トラ ンジスタ (Tpu, Tpd) を区跡する動項回路部 (16) とから构成し、

前記趵辺回路部 (16) は説出しモードを設定する前配 **耐御信号(φ3)に基づいて前配プルアップ用トランジ** スタ (Tpu) をオンさせると同時に前記プルダウン用ト ランジスタ (Tpd) をオフさせて前記データパス (D 20 れている。 B、パーDB)の配位を同一配位にリセットし、配き込 みモードを設定する前配制御信号(φ3)と前配合き込 みデータ(D)とに基づいて前記各トランジスタ(Tp u, Tpd) から前記データパス (DB, バーDB) に相 初留号を出力させるように励作することを特徴とする半 这体配门转口。

【蔚求項2】 前記陰辺回路部は、むき込みモード時に Hレベル、競出しモード時にレレベルとなる前配制勾信 号 (63) をNAND回路 (6d, 6e) の一方の入力 始子に入力し、前記NAND回路(6d)の位方の入力 30 端子にはインパータ回路 (7h) を介して前記召を込み データ (D) を入力し、前記NAND回路 (6 e) の他 方の入力端子には前径母き込みデータ(D)を直接入力 し、前紀NAND回路(6 d)の出力信号は前円データ バス (DB) のプルアップ用トランジスタ (Tr7) のゲ -- トに入力するとともにインパータ回路 (7 i) を介し て該データパス (DB) のプルダウン用トランジスタ (Tr8) のゲートに入力し、前配NAND回路 (6 e) の出力信号は前記データパス(パーDB)のプルアップ 用トランジスタ (Tr9) のゲートに入力するとともにイ 40 ccに核的されている。 ンパータ回路 (7 j) を介して放データパス (パーD B) のプルダウン用トランジスタ (Tr10) のゲートに 入力するように得成し、前記プルアップ用トランジスタ (Tr7, Tr9) 及びプルダウン用トランジスタ (Tr8, Tr10) はNチャネルMOSトランジスタで构成したこ とを特徴とする留求項1配弦の半辺体配位装置。

【前水項3】 前記凸型回路部は、音き込みモード時に Hレベル、筬出しモード時にレレベルとなる前配制勾倡 号(φ3)をNAND回路(6g, 6h)の一方の入力 ෯子に入力し、前配NAND回路(6~g)の他方の入力 50~ 号 $\phi~2$ が入力されるとともに、外部から符<mark>む込みデー</mark>タ

端子にはインパータ回路(7n)を介して前記書き込み データ (D) を入力し、前配NAND回路 (6 h) の他 方の入力超子には前型行き込みデータ(D)を直接入力 し、前記NAND回路(6g)の出力信号はインパータ 回路(7 g)を介してCMOSインパータ回路(7 s) に入力するとともに欧CMOSインパータ回路(7s) の出力始子を前記データパス(パーDB)に松松し、前 起NAND回路(6h)の出力倡号はインパータ回路 (7 p) を介してCMOSインパータ回路(7 r) に入 カするとともに放CMOSインパータ回路(7r)の出・ 力端子を訪記データパス (DB) に接続したことを特徴 とする韵求項1位位の半章体配位独位。

【発明の群门な段明】

[0001]

【産業上の利用分野】この発明は呑き込み似能を含えた 半界体記憶鎖口に関するものである。近年の半幕体配像 装団は益々大規模化及び大容量化が迫み、その回路面積 も均大する傾向にある。そのため、大規模化及び大容型 化を図りながら回路凸段の増大を抑制することが長額さ

[0 0 0 2]

【従来の技作】従来のDRAMの一例を図8に従って説 明すると、多位対のピットはBL、パーBLは伝送ゲー トTrgを介してデータパスDB、パーDBに技佼されて いる。

【0 0 0 3】 的記憶送ゲートTrgには前記ピット想B L, パーBLの各対存にコラムデコーダ1からのコラム 図択値号CLが入力され、そのコラム 図択信号CLによ りいずれかの対のピットはBL、パーBLが始記データ パスDB、パーDBに投焼される。

【0004】 前田データパスDB、パーDBにはセンス パッファ 2が投口され、同データパスDB、パーDBに 放み出されたセル的報はセンスパッファ2で均隔されて 出力される。

【0005】前配データパスDB、パーDBにはDC-LOAD回路3が控弦されている。すなわち、そのDC -LOAD回路3はNチャネルMOSトランジスタTr 1. Tr2のソースが前配データパスDB, パーDBに接 綻され、向トランジスタTr1, Tr2のドレインは偉頌V

[0006] 前記トランジスタTrl, Tr2のゲートには 制御回路4から尉卬倡号φ1が入力される。 そして、 岡 制御信号 φ 1 がHレベルとなると、前配両トランジスタ Trl, Tr2がオンされてデータパスDB, パーDBが回 週Vccから饲トランジスタTr1,Tr2のしきい伯分低下 したレベルにリセットされる。

【0007】前記データパスDB、パーDBにはライト アンプ5が接続されている。そのライトアンプ5に前紀 制御回路4から前配尉御信号 41とは相違囚係の制御信

特局平6-60658

(3)

Dが入力される。

[0 0 0 8] すなわち、前配制印信号 φ 2 はNAND回 路6 a, 6 bの一方の入力端子に入力され、同NAND 回路6aの他方の入力増子には前配合き込みデータDが 入力されている。また、NAND回路6bの他方の入力 端子には前記むき込みデータDがインバータ回路?aで 反伝されて入力されている。

[0 0 0 9] 前記NAND回路 6 a の出力信号はインパ ータ回路?bを介してNチャネルMOSトランジスタT r3、Tr6のゲートに入力され、NAND回路6bの出力 10 アンプSAが不活性状況となる。 信号はインパータ回路7cを介してNチャネルMOSト ランジスタTr4, Tr5のゲートに入力されている。

[0 0 1 0] 前配トランジスタTr3, Tr4はQ額Vccと 邑近 Vssとの間で立列に接続され、首記トランジスタT rē, Tr6は包攬Vccと電源Vssとの間で直列に接続され ている。また、前記トランジスタTr3, Tr4向が前配デ ータパスDBに接放され、前配トランジスタTr5、Tr6 間がデータパス・パーDBに投続されている。

[0 0 1 1] 従って、前記制御信号 φ 2 が L レベルとな ベルとなってトランジスタTr3~Tr6はオフされる。ま た、前紀匂口信号φ2がHレベルとなった状態で、前記 きき込みデータDがHレベルとなると、インパータ回路 7 b の出力似号がHレベルとなるとともにインパータ回 路7 cの出力信号がレレベルとなる。

[0 0 1 2] すると、トランジスタTr3, Tr6がオンさ れるとともにトランジスタTr4, Tr5がオフされるた め、データバスDBはHレベル、データパス・パーDB はレレベルとなる.

{0013} また、前配制御団号 φ2がHレベルとなっ 30 セットされる。 た状態で、前記むき込みデータDがLレベルとなると、 データパスDBはLレベル、データパス・パーDBはH レベルとなる。

[0014] 白紀制印回路4の印成を図9に従って配明 すると、このDRAMの動作を制御する基準問仰伯母R ASパーはインパータ回路7dに入力される。基準関係 信号CASパーはインパータ回路7eに入力され、貸き 込み制御信号WEパーはNOR回路8aの一方の入力均 子に入力されている。

[0015] 前記インパータ回路7d, 7eの出力信号 40 はNAND回路6cに入力され、周NAND回路6cの 出力信号は前型NOR回路8aの他方の入力划子に入力 されている。

【0016】前配NOR回路8aの出力信号はAND回 路9 a 及びNOR回路8bの一方の入力端子に入力さ れ、AND回路9a及びNOR回路8bの他方の入力兇 子には前記NOR回路8aの出力信号がインパータ回路 7f. 7gを介して入力されている。

【0 0 1 7】そして、前紀AND回路 9 aから前配制御 信号 ϕ 2 が出力され、前記NOR回路 8 b から前記制御 δO スアンプSAが活性化されてピット \Box BL、パーBLの

信号の1が出力されている。前記各ピットはBL、パー BLに抢旋される回路聯を図10に従って説明すると、 ピット急BL、パーBL間にはCMOS切成のフリップ フロップ回路によるセンスアンプSAが投獄され、同セ ンスアンプSAには亞額V1, V2が供給される。

【0018】そして、前配センスアンプSAが活性化さ れる場合は前記色図V2として登録Vccが供給されると 同時に配置V1としてUIVssが供給され、肉母類V 1. V2がともに1/2 Vccレベルとなると、同センス

【0019】 協記ピットはBL, パーBLと多数本のワ ード為WL0~WLnとの間には多量の配位セルCが拉 焼される。ロウデコーダ(図示しない)によりワード原 WL0~WLn+1 の中からいずれか一本のワード憩が型 択されて同ワード線の尾位がHレベルとなると、選択さ れたワード想に接続されている配位セルCに対し、ビッ ト憩BL、パーBLを介してセル伯領の容含込みあるい は説出し功作が行われる。

【0020】 的記ピット想BL、パーBLにはNチャネ るとインパータ回路 $\mathbf{7}$ b, $\mathbf{7}$ c の出力信号はともに \mathbf{L} レ $\mathbf{20}$ ル \mathbf{MOS} トランジスタで均成されるリセットトランジス タTr7, Tr8を介してリセット包位である1/2 Vccが 供給される。 西ピット悠日し、パーBしは同じくNチャ ネルMOSトランジスタで特成されるリセットトランジ スタTr9を介して接放されている。

【0021】そして、むき込み及び控出し口作に先立つ ピット急BL,パーBLのリセット勇作時には、各トラ ンジスタTr7~Tr9にHレベルのリセット信号Aが入力 されて各トランジスタTr7~Tr9がオンされることによ り、同ピット急BL、パーBLの配位が1/2Vccにリ

【0022】次に、上記のように心成されたDRAMの セル位置の心を込み助作を図11に使って隠明する。〇 き込み頃作に先立って、Hレベルとなっている貸き込み 飼存信号WEパーにより制御回路4から出力される制御 留号 ø 1 はIIレベル、岡 ø 2 はL レベルとなる。

【0023】 すると、DC-LOAD国路3のトランジ スタTrl、Tr2はオンされて、データパスDB、パーD Bは口頂Vccから前記トランジスタTrl, Tr2のしきい 付分低下したレベルにリセットされている.

【0024】この状態で、前配基印口口信号RASパー のLレベルへの立ち下がりに基づいて前記リセット信号 A がHレベルからLレベルに引き下げられ、次いで何え ぱワード粒WLnが起択されてそのQ位がHレベルに引 き上げられる。

【0025】すると、当族ワード急WLnに接続されて いる配貸セルCに格納されているセル役役に基づいて当 放ビット息BI、パーBI、に償かな貸位差が生じる。こ こで、センスアンプSAに登頭V1として登頭Vssが供 給され、鼠類V2としてQ頭Vccが供給されて、同セン

口位差が拡大される,

【0026】次いで、前記コラムデコーダ1から出力さ れるコラム選択信号CLにより当放ビット線BL、パー BLに投稿された伝递ゲートTrgがオンされ、同ピット 均BL, パーBLに脱み出されたセル桁類がデータパス DBT パーDBに伝道される。

【0 0 2 7】すると、当該ビット原BL、パーBLに譲 み出されたセル竹和に基づいてデータパスDB、パーD Bに位かな位位党が生じ、図11に示すように何えばデ ータパスDBの配位がデータパス・パーDBの配位より 的かに低下する。

【0 0 2 8】次いで、ひき込みは勾伯号WEパーと基準 灯切伯号 CASパーがLレベルとなるとむき込みモード となり、前配ᡋ伊国路4から出力される制御個号の2は Hレベル、同も1はLレベルとなる。従って、DC-L OAD回路3のトランジスタTrl, Tr2はオフされる。

【0029】ここで、例えばライトアンプ5にHレベル の母き込みデータDが入力されると、ライトアンプ5の トランジスタTr3, Tr6がオンされるとともに、トラン ジスタTr4, Tr5がオフされる。

[0 0 3 0] すると、データパスDBはHレベル、すな わち電灯VccからトランジスタTr3のしきい位分低下し た位位に引き上げられる。また、データパス・パーDB はLレベル、すなわち回額Vssレベルに引き下げられ、 これにともなってピット線BLがHレベル、ピット様・ パーBLがLレベルとなってセンスアンプSAの頭作も 反伝され、前配合き込みデータDに基づくセル何報が当 **数配位セルにむき込まれる。**

【0031】次いで、コラム超択信号CLがレレベルと なって前記ピット線BL、パーBLとデータパスDB、 バーDBとが切り削される。すると、前配製仰回路2か ら出力される制御信号 の2はレレベル、朝仰信号の1は Hレベルとなって、ライトアンプ5の各トランジスタT r3~Tr6はオフされ、DC-LOAD回路3の各トラン ジスタTr1、Tr2はオンされる。

[0 0 3 2] 従って、データパスDB、パーDBはCI類 Vccから各トランジスタTrl。Tr2のしきい位分だけ低 下した電位にリセットされる。次いで、忍択されていた ワード機WLnがLレベルに位配し、センスアンプSA れて同センスアンプSAが不活性化される。

【0033】さらに、リセット侶母AがHレペルに立ち 上げられてピット線BL,パーBLが1/2 Vccのレベ ルにリセットされて次の効作を待つ状態となる。一方、 前記DRAMのセル桁段の銃出し助作を脱明すると、前 記合き込み団作のリセット個号Aの立ち下がりからコラ ム意択信号CLの立ち上がりまでの頭作は競出し頭作で も同数である。

[0034] そして、基準制御信号RASパー、CAS パーがLレベルとなり、かつ凸き込み制御信号WEパー 50 モードを設定する前配筒(7)信号 φ 3 に払づいて前配プル

が!]レベルに雄砕されるため、図12に示すように顧御 回路 4 から出力される間間保身 4 2 は L レベルに負換さ れ、創御信号 φ 1 は Hレベルに 負持される。

【0035】従って、DC~LOAD回路3のトランジ スタTrl, Tr2がオンされて、データパスDB、パーD Bは口頂Vccから同トランジスタTrl, Tr2のしきい位 分だけ低下した①位に心持される。

【0036】この状態で、型択された配管セルからビッ ト約BL、パーBLにセル俗類が説み出されて同ピット 位BL、パーBL間に自かな口位差が生じ、その口位差 がセンスアンプSAで増加される。

【0037】そして、そのセンスアンプSAの出力個号 に基づいて図12に示すようにデータパスDB、パーD Bに倒位益が生じ、その貸位益をセンスパッファ2で増 **燃レてセル情気として出力する。**

【0038】次いで、コラム配択信号CLにより別の対 のピット炒BL、パーBLを脳択して同様な励作により セル们報を読み出す。

[0039]

【発明が(3決しようとする双紅) ところが、上記のよう 20 なDRAMでは説出し扇作時にはデータパスDB, パー DBを包頭Vccに近いレベルにリセットして廃出し効作 の内辺化を図るためのDC-LOAD回路3とライトア ンプ5とが別価に必要となる。さらに、そのDC-LO AD回路3とライトアンプ5の頭作を飼御するための钢 仰回路4が必要となる。

【0040】 そのため、DC-LOAD回路3とライト アンプ5を匈囚するための関切回路4が収録化するとと もに、制御回路4及びDC-LOAD回路3を設けるた 30 めに取する面積が増大するという同国点がある。

【0041】この発明の目的は、半導体配位装配のデー タパスの貸位をリセットするDC-LOAD回路と、同 DC-LOAD回路を切切する同句回路を形成するため に望する回路面積を馏小することにある。

[0 0 4 2]

【緑戸を仰決するための手段】図1は本発明の原型説明 図である。すなわち、データパスDB、パーDBにライ トアンプ14を終認し、心を込みモード時には前配ライ トアンプ14から出力される相和倡号に基づいて、 脳製 に供給される紀訳V1, V2が1/2Vccにリセットさ 40 された配位セルにセル伯司を貸き込み、貸出しモード時 には飲出し効作に先立ってデータパスDB、パーDBを 岡一包位にリセットする単む体記憶数位で、前記ライト アンプ14は、前記データパスDB, パーDBにそれぞ れ投稿されるブルアップ用トランジスタTpu及びブルダ ウントランジスタTpdと、むき込みモード若しくは説出 しモードのいずれかを設定する二位留号である何頃留号 φ3と、同じく二位信号である行き込みデータDとに基 づいて前記各トランジスタ Tpu, Tpdをเ以降する)登2回 路部16とから切成され、前配為型回路部16は前出し

-422-

アップ用トランジスタTpuをオンさせると同時に前記プルダウン用トランジスタTpdをオフさせて前記データパスDB,パーDBの電位を同一電位にリセットし、登書込みモードを改定する前記部内信号の3と前記むき込みデータDとに基づいて前記各トランジスタTpu, Tpdから前記データパスDB,パーDBに相拍信号を出力させるように効作する。

(0043) また、図3に示すように前配約型回路部 は、暮き込みモード時にHレベル、鋭出しモード時にし レベルとなる**常記は**句信号 o 3 が NAND 回路 6 d. 6 10 eの一方の入力的子に入力され、前記NAND回路6d の他方の入力始子にはインパータ回路7 hを介して前沿 むき込みデータDが入力され、前記NAND回路6eの 他方の入力均子には前記むき込みデータDが直接入力さ れ、前足NAND回路6dの出力信号は前配データパス DBのブルアップ用トランジスタTr7のゲートに入力さ れるとともにインパータ回路7iを介して放データパス DBのプルダウン用トランジスタTr8のゲートに入力さ れ、前起NAND回路6eの出力信号は前記データパス ・パーDBのプルアップ用トランジスタTr9のゲートに 20 入力されるとともにインバータ回路7 i を介して餃デー タバス・パーDBのプルダウン用トランジスタTr10 の ゲートに入力されるように掲成され、前記プルアップ用 トランジスタTr7、Tr9及びプルダウン用トランジスタ Tr8、Tr10 はNチャネルMOSトランジスタで得成さ

[0044] また、図7に示すように前配的型図路部は、むき込みモード時にHレベル、統出しモード時にLレベルとなる前配は口信号 の3がNAND回路 6g, 6hの一方の入力端子に入力され、前配NAND回路 6g 30の他方の入力端子にはインパータ回路7nを介して前配書き込みデータDが入力され、前配NAND回路6hの他方の入力始子には前配容き込みデータDが直拉入力され、前配NAND回路6gの出力信号はCMOSインパータ回路7sの出力如子が前配データパス・パーDBに披練され、前配NAND回路6hの出力信号はCMOSインパータ回路7rに入力されるとともに被CMOSインパータ回路7rに入力されるとともに被CMOSインパータ回路7rに入力されるとともに被CMOSインパータ回路7rの出力幻子が前配データパスDBに接続される。

[0 0 4 5]

【作用】 制切留号 φ 3 により競出しモードが設定されると、約理回路部 1 6 はむき込みデータDに関わらず、各データパス DB, パーDBに接続されるブルアップ用トランジスタ Tpuがオンされると同時にブルダウン用トランジスタ Tpdがオフされて、データパス DB, パーDBが同一貸位にリセットされる。

【0046】また、傾復俗号の3により容さ込みモードが設定されると、心取回路部16は前記貸き込みデータ Dに基づいて前記各トランジスタTpu、Tpdから前記デ 50

--タパスDB, パーDBに相続信号を出力する。 【0047】

【実施例】以下、この発明を具体化した一実路例を図2~図6に従って説明する。なお、前配実路例と同一构成部分は同一符号を付して説明する。

【0048】 図2に示すように、DRAMは多段の配位 セルから构成される役取のメモリセルアレイ10a、1 0bに対しそれぞれロウデコーダ11a,11bが設け られる。

【0049】 前配各ロウデコーダ11a, 11bに入力されるロウアドレス信号に基づいて、各ロウデコーダ11a, 11bにより当故メモリセルアレイ10a, 10b内のワード急が追択される。

【0050】なお、図2に示すコラムデコーダ1、データパスDB, パーDB、センスアンプSA及びメモリセルアレイ10a、10bは、図10に示す构成となっている。

【0051】メモリセルアレイ10a、10b际に設けられるコラムデコーダ1にはコラムアドレス信号が入力され、同コラムアドレス信号に基づいて各メモリセルアレイ10a、10b内のピットはが辺状される。

【0052】各メモリセルアレイ10a、10bに段校してそれぞれ位は対のデータバスDB、パーDBが設けられる。前庭ロウデコーダ11a、11b及びコラムデコーダ1により起収された配位セルからセル桁型を読み出す場合には、起収されたビット意に飲み出されたセル桁部がセンスアンプSAで増殖されて当該データバスDB、パーDBに伝達される。

【0053】そして、同データパスDB、パーDBからセンスパッファ2及び出力回路12を介して入出力粒子DQ1~DQ4から出力される。また、前配ロウデコーダ11a、11b及びコラムデコーダ1により延択された配位セルにセルロ環を貸き込むむ合には、入出力粒子DQ1~DQ4に入力される貸き込みデータが入力回路13を介してライトアンプ14に入力される。

【0054】そして、同ライトアンプ14に入力される 制知信号 φ3に基づいて同ライトアンプ14が活性化さ れると、同ライトアンプ14から当畝データパスDB。 パーDB、センスアンプSA及び当敗ピット急を介して 40 記択された配協セルに飲配むき込みデータが所たなセル 位報として奇な込まれる。

【0055】前記ライトアンプ14の均成を図3に従って説明すると、同ライトアンプ14には例初回路15から制御信号φ3がNAND回路6d,6eの一方の入力増予に入力されている。

【0056】前配NAND回路6dの値方の入力増予に は客き込みデータDがインパータ回路7hを介して入力 され、前記NAND回路6eの値方の入力増予には前記 むき込みデータDが直拉に入力されている。

【0057】前記NAND回路6dの出力信号はNチャ

10

ネルMOSトランジスタTr7のゲートに入力されるとと もに、インパータ回路7iを介してNチャネルMOSト ランジスタTt8のゲートに入力されている。

[0058] そして、四トランジスタTr7. Tr8は同ト ランジスタTr7を高口位倒として包型VccとCI型Vs5と の間で直列に抱腔され、両トランジスタTr7、Tr8間が データパスDBに接口されている。

[0 0 5 9] また、前記NAND回路 6 e の出力信号は NチャネルMOSトランジスタTr9のゲートに入力され るとともに、インパータ回路7 Jを介してNチャネルM 10 OSトランジスタTr10 のゲートに入力されている。

[0060] そして、 両トランジスタTr9, Tr10 は同 トランジスタTr9を存む位倒として口源Vccと口源Vss との間で直列に傍放され、両トランジスタTr9、Tr10 間がデータパス・パーDBに披挽されている。

[0061] このような构成により、制御回路15から 出力される間荷留号φ3がLレベルとなるとNAND回 路6d、6cの出力信号はHレベルとなり、インパータ 回路7i,7jの出力信号はレレベルとなる。

【0 0 6 2】従って、前記トランジスタTr7, Tr9はオ 20 ンされるとともに、トランジスタTr8, Tr10 がオフさ れてデータパスDB、パーDBは包額Vccからトランジ スタTr7、Tr9のしきい位分低下した心位に趋持され

[0 0 6 3] また、的配制御留号 φ 3 が H レベルとなっ た状盤でむき込みデータDがHレベルとなると、トラン ジスタTr7, Tr10 がオンされるとともに、トランジス タTr8, Tr9がオフされて、データパスDBはHレベ ル、データパス・パーDBはLレベルとなる。

[0 0 6 4] また、前配制物個号 φ 3 が H レベルとなっ 30 た状態で高き込みデータDがLレベルとなると、トラン ジスタTr7、Tr10 がオフされるとともに、トランジス タTr8、Tr9がオンされて、データパスDBはLレベ ル、データパス・パーDBはHレベルとなる。

【0 0 6 5】なお、各ピット意BL、パーBLに技能さ れるセンスアンプSA、多数の配位セルC及びピット線 電位リセット回路等の构成は図10に示す前配従来例と 同一である。

[0066] 前配制印回路15の构成を図4に従って説 kに入力され、基準制御信号CASパーはインパータ回 路7mに出力される。

[0067] 前配インパータ回路7k,7mの出力倡号 はNAND回路6fに入力され、同NAND回路6fの 出力信号はNOR回路8cの一方の入力端子に入力され

[0068] また、前記NOR回路8cの他方の入力増 子にはGき込み制御信号WEパーが入力され、同NOR 回路8cから前記制御僧号φ3が出力僧号として出力さ れている。

[0069] 従って、基準制算信号RASパー、CAS パーがともにLレベルとなってむき込み製口自身WEパ ーがLレベルとなると、創御信号 o3がHレベルとな り、基均制御信号RASパー、CASパーがともにLレ ベルとなって行き込み制御信号WEパーがHレベルとな ると、何仰信号 43 がレレベルとなる。

【0070】次に、上配のように积成されたDRAMの 作用を説明する。さて、姿を込み頭件を行う場合には、 図5に示すように前記益印制四届号RASパーのLレベ ルへの立ち下がりに基づいてリセット個号AがHレベル からレレベルに引き下げられる。

【0071】この状況で何えばワードはWLnが退択さ れてそのQ位がHレベルに引き上げられると、当欲ワー ド担WLnに位換されている記憶セルCに格价されてい るセル们銀に基づいて各ピット線BL、パーBLに保か な価位益が生じる。

【0072】 ここで、センスアンプSAに包摂V1とし て鼠窟Vssが供給され、包頂V2として電源Vccが供給 されて、同センスアンプSAが活性化されてピット娘B L、パーBLの貸位差が拡大される。

【0073】次いで、前記コラムデコーダ1から出力さ れるコラム型択傷号CLにより当該ピットはBL、パー B L に接換された伝送ゲートTrgがオンされ、同ピット 想BL, パーBLに使み出されたセル管理がデータパス DB、パーDBに伝染される。

【0074】すると、当数ピットはBL、パーBLに数 み出されたセル領環に基づいてデータパスDB、パーD Bに位かな位位党が生じ、図5に示すように例えばデー タパスDBのC位がデータパス・パーDBのC位より的 かに低下する.

【0075】次いで、哲書込み側仰信号WEパーと基印 制切配号CASパーがレレベルとなると書き込みモード となり、前記は7回路15から出力される制御配号 φ3 はHレベルとなる.

【0076】 ここで、例えばライトアンプ14にIIレベ ルの貸き込みデータDが入力されると、ライトアンプ1 4のトランジスタTr7, Tr10 がオンされるとともに、 トランジスタTr8, Tr9がオフされる。

[0077] すると、データパスDBはHレベルに引き 明すると、基印创切信号RASパーはインパータ回路7 40 上げられるとともに、データパス・パーDBはLレベル に引き下げられる。これにともなってピット為BLがH レベル、ビット憩・パーBLがLレベルとなってセンス アンプSAの頭作も反張され、前四口を込みデータDに 基づくセル位はが当該配位セルにむき込まれる。

> 【0078】次いで、コラム型択信号CLがLレベルと なって伝送ゲートTrgがオフされ、前四ピットはBL, パーB L とデータパス D B、パーD B とが切り隠され る。すると、前配制御回路15から出力される副御倡号 φ3はLレベルとなって、ライトアンプ14の各トラン

50 ジスタTr7, Tr9はオンされ、トランジスタTr8, Tr1

-424-

(7)

特別平6-60658

0 はオフされる。

【0079】従って、この状況ではライトアンプレ4の トランジスタTr7、Tr9がデータパスDB、パーDBに 対するDC-LOAD回路として効作し、同データパス DB、パーDBは虹頂Vccから各トランジスタTrl、T r2のしきい位分だけ低下したCI位にリセットされる。

[0080] 次いで、避択されていたワード類WLnが Lレベルに位帰し、センスアンプSAに供給されるQ額 V1. V2が1/2Vccにリセットされて同センスアン ブS Aが不活性化される。

【0081】さらに、リセット信号AがHレベルに立ち 上げられてピット規BL、パーBLが1/2Vccのレベ ルにリセットされて次の分作を待つ状態となる。また、 前記むき込みデータDがLレベルのむ合はライトアンプ 14の出力信号が反伝し、データパスDB、パーDB及 びピット想BL、パーBLを介して前記召き込みデータ Dに基づくセル情報が忍択された配位セルにむき込まれ

【0082】一方、論記DRAMのセル情報の説出し効 作を説明すると、前記含き込み品作のリセット倡号Aの 20 第一の突応例ではライトアンプ14のトランジスタTr7 立ち下がりからコラム選択個号CLの立ち上がりまでの 効作は記出し効作でも同様である。

パーがレレベルとなり、かつ口き込み間饲信号WEパー がHレベルに心持されるため、図6に示すように制御回 路15から出力される制御信号 43はLレベルに趋持さ れる.

【0084】従って、ライトアンプ15のトランジスタ Tr7. Tr9がオンされるとともに、トランジスタTr8, Tr10 がオフされて、データパスDB, パーDBは紅顔 30 Vccから同トランジスタTrl, Tr2のしきい値分だけ低 下した賃貸に負持される。

[0085] そして、ピット偽BL、パーBL傚み出さ れたセル情報を増加するセンスアンプSAの出力信号に 基づいて、図6に示すようにデータパスDB,パーDB に①位益が生じ、その①位益をセンスパッファ2で増密 してセル情覚として出力する。

【0086】次いで、コラム配択信号CLにより別の対 のピット想BL、パーBLを選択して同様な団作により Mでは、基準制御伯号RASバー、CASバー及び引き 込み制口信号WEパーに基づいてむき込みモードが設定 されると、制仰回路15からライトアンプ14に出力さ れる制御僧号 63 がHレベルとなる。その劇御僧号 63 に基づいてライトアンプ14が活性化され、費き込みデ ータDに基づくセル情報が起択された配位セルに合き込 まれる。

[0087] また、基印制御倡号RASパー、CASパ ー及び口き込み制御信号WEパーに基づいて説出しモー ドが設定されると、制御回路 15 からライトアンプ14 50 レベルにリセットされる。

に出力される制御倡导 φ3 がLレベルとなる。

【0088】その例母母母母の1に基づいてライトアンプ 14のトランジスタTr7, Tr9がデータパスDB, パー DBに対するDC-LOAD回路として効作する。ま た、間仰回路15は基印刷仰仰号RASパー、CASパ 一及び口含込み制印信号WEパーに基づいてライトアン プ14に出力する副御留号φ3のみを生成する制成であ るため、前配健奈何の間仰回路4に比して双子紋を削減 することができる。

19

[0089] 従って、前配従来例ではDC-LOAD回 10 路がライトアンプとは別個に必要であったが、本実益例 ではライトアンプ14にDC-LOAD回路の似能を持 たせることにより、同DC-LOAD回路を省略するこ とができるとともに、制御回路15の回路規模を前配従 来切より部小することができる。

【0090】この結果、DRAMの回路面積を儲小する ことができ、データパスDB、パーDBの卒欲が増大す るほど、その暗小効果も均大する。次に、この発明を具 体化した第二の契約例を図7に従って説明すると、前記 ~Tr10 はすべてNチャネルMOSトランジスタで构成 されたが、PチャネルMOSトランジスタとNチャネル MOSトランジスタとからCMOS构成とすることもで

[0091] すなわち、常配は印回路15から出力され る劇切信号ゅ3は、ライトアンプ14のNAND回路6 g、6hの一方の入力焙子に入力され、NAND回路6 gの他方の入力増子には、母き込みデータDがインパー 夕回路7nを介して入力される。

【0092】また、NAND回路6hの他方の入力処子 には行き込みデータDが直接入力されている。前記NA ND回路6gの出力信号はインパータ回路7qを介して PチャネルMOSトランジスタTr13 とNチャネルMO SトランジスタTr14 とから仰成されるCMOSインパ ータ回路7gに出力される。 阿CMOSインパータ回路 7 s の出力信号がデータパス・パーDBに出力される。

[0093] 前配NAND回路6hの出力信号はインパ ータ回路 7 pを介してPチャネルMOSトランジスタT rll とNチャネルMOSトランジスタTrl2 とから构成 セル情報を読み出す。以上のようにこの実施例のDRA 40 されるCMOSインパータ回路7rに出力され、同CM OSインパータ回路7rの出力信号がデータパスDBに 出力される。

> [0094] このような均成により、領御留号φ3がし レベルとなると、NAND回路6g、6hの出力信号は Hレベルとなってインパータ回路?p,?qの出力信号 **はしレベルとなる。**

> 【0095】従って、トランシスタTrl1 , Trl3 がオ ンされるとともに、トランジスタTrl2 , Trl4 がオフ され、データパスDB、パーDBの電位はほぼ電源Vcc

13

【0 0 9 6】 一方、〇〇何信号 φ 3 がIIレベルとなって書 き込みモードが設定されると、このライトアンプ14が 活性化されてひき込みデータDに基づくセル情報が迅択 された記憶セルに占む込まれる。

【0097】 従って、このような构成のライトアンプ1 4により前記録ーの実施例と同数な制御儲号φ3に基づ いて、むき込みモード時以外はトランジスタTrll , T r13をDC-LOAD回路として助作させて、両データ パスDB、パーDBをQ缸Vccレベルにリセットするこ とができる。

【0098】また、むき込みモード時には登き込みデー タDに基づいて、温炽された温업セルに所図のセル物製 を書き込むことができるので、前紀第一の実際例と同様 な作用効果を得ることができる。

[0099]

【発明の効果】以上評述したように、この発明は半与体 記憶装量のデータパスに接続されるDC-LOAD回路 と、同DC-LOAD回路及びライトアンプを閉御する 制御回路を形成するために要する回路面和を増小するこ とかできる切れた効果を発抑する。

【図面の同単な説明】

- 【図1】本発明の原理説明図である。
- 【図2】DRAMを示すプロック図である。
- 【図3】第一の実施員のライトアンプを示す回路図であ

14

【図4】第一の実応例のライトアンプ制御回路を示す回 路図である。

【図 5】第一の実際例の心き込み強作を示す波形図であ

【図 8】第一の実施閉の説出し頭作を示す波形図であ

【図7】第二の実応例のライトアンプを示す回路図であ

【図8】従来内のライトアンプを示す回路圏である。 10

【図9】 従来例のライトアンプ例御回路を示す回路図で

【図10】ビット急に接続される回路癖を示す回路図で ある.

【図11】 従来例の召書込み助作を示す波形図である。

【図12】従来例の設出し効作を示す欲形図である。 【符号の説明】

14 ライトアンプ

公应回政部 16

DB. M-DB データパス 20

> プルアップ用トランジスタ Tpu

Tpd プルダウン用トランジスタ

制御届号 **d** 3

ひき込みデータ D


【図4】


ローの江からのライトアンプロ回動を示す目が回

本発明の原理説明図

【図1】

RAS





[246]


N-ONGOOD LDRESTING

(9)

特別平6-60658

[図2]

DRAMを示すブロック圏





(10)

特闘平6-60658


[図3]


[図9]





【閏10】






(11)


特局平6-60658

[図5]




【図12]

OUG FEBRUI BOODER



[図7]

第二の実版例のライトアンプを示す国際図




(12)

特別平6-60658

[图8]

従来例のライトアンプを示す回路器



_


المساور فتقيناها يجاه المساور المراجعة

(13)

特開平6-60658

[2011]

従来我の者を込み為作を示す故事画



フロントページの続き

(72)発明者 古山 孝昭

愛知県春日井市高蔵寺町2丁目1844番2 富士通ヴィエルエスアイ株式会社内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

□ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.